(19)日本国特許庁 (JP)

G02F 1/133

G09G 3/18

(12)特 許 公 報(B2)

(11)特許番号

第2655328号

(45) 発行日 平成9年(1997) 9月17日

(24)登録日 平成9年(1997)5月30日

G09G 3/36

FΙ

G02F 1/133

3 550

G09G 3/18

発明の数1 (全8頁)

(21)出願番号 特願昭 6 2 - 3 3 1 7 6 5

(22)出顧日 昭和62年(1987)12月25日

550

(65)公開番号 特開平1-170986

(43)公開日 平成1年(1989)7月6日

(73)特許権者 99999999

ホシデン株式会社

大阪府八尾市北久宝寺1丁目4番33号

(72)発明者 安居 勝

大阪府八尾市北久宝寺1丁目4番33号

星電器製造株式会社内

(72)発明者 上西 律善

大阪府八尾市北久宝寺1丁目4番33号

星電器製造株式会社内

(74)代理人 弁理士 草野 卓

審查官 新宮 佳典

最終頁に続く

(54) 【発明の名称】 電源オフ時の液晶表示消去方法

(57)【特許請求の範囲】

【請求項1】被晶表示装置の電源オフ時に、その液晶表示装置に実装されたアクティブマトリクス液晶表示パネルの表示画像をクリアする方法であって、

上記液晶表示パネルのソースパス駆動回路に対しては、 上記液晶表示装置の電源から直接動作電源を供給し、上 記液晶表示パネルのゲートパス駆動回路に対しては、上 記電源から所定時間電力を保持することができる電源保 持回路を通じて動作電源電圧を供給し、

上配電源がオフされた時には、そのオフを検出して直ち に消去信号を発生し、その消去信号を上記ゲートバス駅 助回路に与えて電源オフの直後の一定時間全てのゲート バスを同時にアクティブレベルに保持し、上記ゲートバ スに接続された全てのトランジスタを同時にオンにする ことを特徴とする電源オフ時の液晶表示消去方法。 2

【発明の詳細な説明】

「産業上の利用分野」

アクティブマトリクスタイプ液晶の如く、液晶表示パネル内部に記憶機能をもった表示器の表示を、液晶表示 装置の電源オフ時にクリアさせるようにした電源オフ時 の表示消去方法に関する。

「従来の技術」

初めに従来のアクティブマトリクスタイプ液晶の表示パネルにつき簡単に説明する。第4図に示すように、液10 晶表示案子1においては液晶画案2がマトリクス (m行、n列とする。)状に配列され、その表示電極2aがTFT(トランジスタ)3のドレインに接続される。TFT3のソース及びゲートは互に直交するソースパス4及びゲートパス5にそれぞれ接続される。液晶画案2には表示電極2aと対向して対向電極(共通電極とも言う)2bが形成

されている。

ソースパス 4 を駆動するためにソースパス駆動回路 6 が設けられる。同回路には、第5図に示すように水平画 素クロックCPH、水平同期信号Hs、交流化指令信号M及 び図示していないが水平画素クロックCPHと同期して、 水平方向に画案データ (論理"1"又は"0"を表わす 2 値 符号)Dが液晶表示装置の本体側(図示せず)より供給 される。ソースパス駆動回路6においては、各ソースバ スドライパ6aより液晶表示素子1の1行分の画素に表示 されるべき信号S; (j=1~n) が1水平時間 (1H) 毎 に各ソースパス4,に一斉に出力される。この信号S,はソ ースパス駆動信号とも言われ、第5図Dに示す如く、画 データDの "1"及び "0"に応じてそれぞれΕι. 及びΕι. $(M = 1 \, の \, 7 \, 4 \, - \, 1 \,)$ 又は E_{1} 、及び E_{2} 、(M = 0)のフィールドの場合)の電圧をもつ信号である。ここで E:,=(E:,+E:,)/2とされる。ソースバス駆動回路 6 には動作電源として、液晶表示装置本体より直流電圧 E₁.E₁,E₁及び共通電位EG(ゼロボルト)が供給される。 上記ソースバス駆動信号S」のとるレベルE、、、E、、、E、、は それぞれこれら電源電圧E1,E1,E1にほぼ等しい。即ち理 20 想的にはE_i = E_i . (i = 1 ~ 3) である。液晶表示素子 1 にも本体より共通組位 EGが与えられると共に各画素の 電極2bには共通に上記電圧E:に応じた電圧E:.が与えら れる。共通館位EG (ゼロボルト) と電圧 E., E., E, の大小 関係は例えばE, >EG>E, >E, とされる。

ゲートバス駆動回路7は、ゲートバス51~5。を順次1 水平時間(1H)の間高レベルに駆動し、1行分のTFTを 第1行から第m行迄順次オンさせる。これによりソース パス駆動信号Si(j=1~n)は対応する行の画素に印 加される。同回路は主にm段のシフトレジスタ8とゲー トバスドライバ9とで構成される。装置本体より垂直同 期信号V. (第5図E) がスタート信号として第1段のシ フトレジスタのデータ端子Dに供給され、また水平同期 信号H.が各段のクロック端子CKに供給される。スタート 信号が1水平時間ずつ順次遅延されたパルスが各段の出 カ端子Qより出力されてゲートバスドライバ9に与えら れる。ゲートバスドライバ9では入力された上記パルス がレベル変換され、各段のパルスの高レベル、低レベル に対応してそれぞれ電圧レベルが٧,,,٧,,のゲートバス 駆動信号G₁~G₂(第5図F)がゲートバス5₁~5₂に出力 される。装置本体より動作電源として電源電圧 V., V.が シフトレジスタ8及びゲートバスドライバ9に供給さ れ、また電源電圧V:がゲートバスドライバ9に供給され る。これら各電圧の大小関係はV, > V, > V, であり、V, -V₁ = 5 ポルトに設定される場合が多い。上記ゲートバス 駆動信号Giの高レベルVi,及び低レベルVi,はそれぞれ電 源電圧 V., V. にほぼ等しい。 (理想的には全く等しいも のである。)

ところで、任意の時点で表示画面をクリアするには装 四本体より各画素の表示を無くすための1画面分(m行 分)の論理 "0"の画素データが与えられ、ソースパス駆動回路 6 より電圧 E...のm 行分の信号が 1 水平時間毎に順次各ソースパス4,が一斉に与えられ、一方ゲートバス駆動回路 7 により各行のゲートバス5,が順次 1 水平時間づつ高レベルとされて、1 画面(1 フィールド)の表示がクリアされる。即ち画面表示をクリアするには少くともmH(Hは 1 水平時間)の時間が必要とされる。

いままで画素表示させていた表示装置の使用を停止する場合には、通常は特に上記の画面クリアの操作は行われずに表示装置本体の電源スイッチがオフに操作される。これにより液晶表示パネルに供給されていた各種の電源電圧も短時間で共通電位(アースの電位)におとされる。ゲートバスドライバの出力Giも消滅し、共通電位におとされる。従って液晶表示を引いた電荷は外部放電経路が遮断されるため、比較的良時間保持される。しかし、その電荷はいずれ自己放電によって、ゆっくりではあるが次第に減少し、表示画像は次第にクリアされる。

「発明が解決しようとする問題点」

以上述べたように、電源オフ時には、画素容量に電荷を蓄積させた状態でTFTがオフされるので、この蓄積電荷は長時間に亘り保持される。そのため表示画面に残像が残り、表示品位を損なうことになる。またこのように画素に電荷をためたまま放置することは、液晶に直流電圧をかけたままとすることであるから、液晶の寿命を低下させ、信頼性を損なうこととなる。

この発明の目的は、電源オフ時に画素容量の電荷を放電させるようにして、残像を短時間でクリアさせると共に、液晶の寿命及び信頼性の低下を防止しようとするものである。

「問題点を解決するための手段」

この発明は液晶表示装置の電源オフ時にアクティブマトリクス液晶表示パネルの表示画像をクリアする方法であって、その液晶表示パネルのゲートパス駆動回路に供給される動作電源の電力を上記電源オフ後も所定時間保持する電源保持回路が設けられ、その電源保持回路より得られる電力がゲートパス駆動回路に供給される。また上記電源オフが検出され、その検出信号により上記ゲートパス駆動回路の出力は所定時間同時にアクティブレベルに保持される。

「実施例」

40

この発明を適用した液晶表示パネルの要部の回路図を 第1図に第4図と対応する部分には同じ符号を付して示 し、重複説明は省略する。ソースパス駆動回路6及び液 晶表示案子1は第4図と同じであるので省略している。

この発明においては第1図に示すように、液晶表示装置本体より端子21に供給される電源電圧V.(従来例の電圧V.と同じ)によりダイオード12aを介して大容量のコンデンサ12bを充電すると共にゲートバス駆動回路7に

10

れる.

供給するようにする。これらのダイオード12a及びコン デンサ12bは電源がオフされた後も所定時間電力を保持 して負荷に供給するための脅源保持回路12を構成するも のである。電源保持回路12の出力電圧V.、が入力電圧V. より低下し不都合である場合はその低下分だけ入力健圧 V₁を大きくするか或いは電源保持回路の入力側にDC-DC コンバータを設けて入力電圧を昇圧するようにしてもよ い。 電源保持回路12の出力は電源回路13にも供給され、 電源回路13では従来装置本体側より供給されていた電源 留圧V₁に代るべき電圧V₁、が作成されて、ゲートバス駅 動回路 7 に供給される。その他の電圧は従来例と同じで あってゲートバス駆動回路7に電圧V」(ゲートバス駆動 信号Gの低レベルの電圧、にほぼ等しい)が供給され、 また図示していないがソースバス駆動回路 6 に貸圧 E., E 1.E.が供給され、液晶表示素子1の対向留極2bに留圧E. が供給されている。

いま時間はにおいて表示装置本体の電源スイッチをオ フに操作したとすれば、電圧 V. は時間 いの時点でゼロボ ルト(共通電位)に立下がる(第2図A)。しかし、電 源保持回路12の出力電圧V.,は大きな時定数C.,R.(C., はコンデンサ12の容量、 R. は電源保持回路12の負荷抵 抗)でゆっくりと降下する(第2図C)。一方、電圧Vi の電圧降下が電圧降下検出回路14で検出され、同回路は 例えば標準値の20%降下した時点t:でそれまで高レベル であった出力を低レベルに変化させる(第2図B)。電 圧降下検出回路14の出力はコンデンサ15、抵抗器16を順 次介して電源保持回路12の出力側に接続され、コンデン サ15と抵抗器16との接続点Fはインバータ17の入力端子 に接続される。接続点Fの重圧Viは時間はで降下した後 CRの時定数 (C. Rはそれぞれコンデンサ15及び抵抗器16 の定数)で電源保持回路12の出力電圧V..に漸近する (第2図C)。

インバータ17には動作電源として上記電圧V.,及びV., が供給され、電圧 V: 、も第2図 C に示すように、時間に 以降電圧V.と共にゆっくりした時定数で共通電位に降 下する。インパータ17のスレッショルドレベルV...が第 2図 CのようにV:,とV:,との間のレベルに設定してある ので、インバータ17の入力電圧 ٧, がスレッショルドレベ ルV...以下となる時間幅T(tt~tt)の間、インパータ1 7より高レベルの出力 Vi が出力される(第2図D)。イ ンパータ17の出力 V.の波形は時間 T においては電圧 V.. の波形にほぼ等しく、それ以外の時間では電圧1、1にほ ぼ等しい。インパータ17の出力V₁のパルス幅Tは液晶表 示パネルに供給される電源電圧E., E., E., V., V. が電源オ フ時に共通電位に立下る迄の時間よりやや大きく設定さ

インパータ17の出力Viはシフトレジスタ8の各段のプ リセット端子Pに供給され、各段のQ出力はT時間の間 高レベル(ほぼV.,に等しい)とされ、ゲートパスドラ イパ9に出力G.~G.も高レベル(TFTをアクティブにす るレベルであればよく、この場合ほぼ7.,に等しい)と される。従来例で述べた液晶表示素子1の全てのTFTは T時間の間一斉にオンとされ、従って各画素の表示電極 2aはTFTを通じてソースバスドライバ6aに電気的に接続 される。ソースバスドライバ 6aは動作電源電圧 E., E., E. が共通電位に立下るのとほぼ同時にその出力端子の電位 が共通電位となるように構成されている。即ち、ソース バス駆動信号S₁~S₂がT時間以内に共通館位に立下るよ うにされている。表示電極2a及び対向電極2b(対向電極 には電圧EIが供給されている。)には共にT時間以内に 共通電位が与えられ、画素容量に蓄積されていた電荷は T時間の終了迄には全て放電される。即ち時間Tは画素 容量の電荷が放電するに必要な時間を含んだ時間であ

20 第3図は他の実施例を示すもので、シフトレジスタ8 とゲートバスドライバ9との間にオア回路20を設け、オ ア回路20の各案子の一方の入力にシフトレジスタ8の各 段の出力を供給し、他方の入力にインパータ17の出力Vi を供給し、各素子の出力をゲートバスドライバ9に供給 するようにしている。ゲートバスドライバ 9 は入力 V₁ の T時間のパルス幅の間高レベルの信号G₁~G_aを出力す る。

「発明の効果」

30


この発明によれば、液晶表示装置の電源オフが自動的 に検出され、その検出信号に基づき、画素容量の蓄積量 荷が短時間で放電できるように、全てのゲートバスが同 時にアクティブレベルに保持され、そのゲートバスに接 統されたTFTが所定時間オンに保持される。従って残像 は短時間でクリアされると共に液晶の寿命及び信頼性の 低下が防止される。

残像のクリアがゲートパスのみの電圧操作で行われる ので、クリアのための回路が簡単となる。


【図面の簡単な説明】

第1図はこの発明の実施例を示すアクティブ液晶表示パ 40 ネルの要部を示す回路図、第2図は第1図の要部の信号 波形図、第3図はこの発明の他の実施例を示すアクティ ブ液晶表示パネルの要部を示す回路図、第4図は従来の アクティブ液晶表示パネルの回路図、第5図は第4図の 要部の信号波形図である。


【第1図】




【第2図】




【第3図】



【第4図】



【第5図】



フロントページの続き